企业邮箱 繁体中文
公司服务 首页 关于新柳 典型案例 技术文章 新闻中心 我要做板 联系我们 人才招聘
我需要PCB设计
看看成功案例
点我立即和我QQ沟通
技术文章
SMT之基础课程
2010公司全面展开IC版图设计业务,布
Cadence OrCAD & PSpi
关于layout合作签约常见问题解答
Cadence通过最新微型化能力推进PC
利用EDA工具提高系统级芯片测试效率
高速PCB设计与电磁兼容
联系我们

营销服务:newpcb@newpcb.cn  深圳办:唐先生 186 8883 0877

设计开发:cadence15@163.com 重庆总部:申先生 189 8309 0787 023-65416616

客户服务和关系:

E-mail: ceo@newpcb.cn

企业服务QQ: 57602952
SKYPE:cadence15

 
DFM(可制造性工艺)

 
一、PCB的外型尺寸要与机构尺寸一致,元件要满足机构的限高要求。(例:电脑主板、显卡都有限高要求)
二、散热比较大的元件尽量摆在板边和分开布局。电解电容不要摆在散热元件的附近,那样会减短电容的寿命,也不要摆在板边,不方面制造。(讨论:哪些元件散热比较大?)
三、经常拔插的器件周围3mm内不要有SMD零件,以免拔插时造成零件松动。
四、BGA附近3mm内设为禁布区,最好是5mm。
五、板面布线要均匀,如过出现差异太大时应该敷上GND铜将其填满。以免造成PCB板的不平整。
六、带金属壳的零件下面不可有走线和VIA,以免造成的短路。应该盖一层绿油。
七、有SMD器件的板上面至少要有三个以上的mark点,如背面有零件也须加mark点。BGA和IC(大于84pin)的两个对边也要各加上mark点。Mark附近不可以有其他走线或丝印,影响SMD贴片机的侦测。Mark点的尺寸大小为1mm,距板边5mm以上。
八、小的元件不要排在高大的元件群中,影响检修和造成阴影效应。(阴影效应:有元件高度相差很大的两个SMD元件紧靠在一起时,如果高的元件先过锡,就有可能因为高体元件的抵挡使后过锡的低体元件吃不到锡,这就是高体元件的阴影影响。)
九、    0603、0402元件尽量把两个PAD的线宽一样粗和同时受热,以免造成立碑现象。(大元件不存在立碑现象)
十、安装孔与走线的间距:1.孔径小于80mil的,走线距孔边缘要大于8mil,2.孔径大于80mil小于120mil的,走线距孔边缘要大于12mil,3.孔径大于120mil,走线距孔边缘要大于16mil。螺丝孔30mil,内不要走线和覆铜,因为钻孔的时候会有误差,以免造成线短路和铜皮露出来。
十一、           丝印要BOM单一致,文字、极性方向,两个PIN以上的零件与要标明一脚,容易辨认。以免装配时造成影响。
描述
首先我们应该考虑的:
一、              我们设计出来的产品厂家能不能生产?这就关联到工艺的可制造性,所以我们首先考虑可制造性问题。例如:线宽 via 铜皮等
二、              我们设计出来的产品在工厂进行生产装配的时候存在的问题,有的零件布局符不符合装配。例:限高区 排针 插座。
三、              其次我们再考虑可测试性工艺。例:测试点。
 

 
重庆科柳电子技术开发有限公司 版权所有 渝ICP备13002966号